This repository has been archived on 2026-08-21. You can view files and clone it. You cannot open issues or pull requests or push a commit.
FallenSigh 24c129d18d docs: add competition summary and reorganize reports
- add 比赛总结
- rename AXI bus/module docs to 总线模块说明
- add README overview
2026-08-21 19:47:46 +08:00
2026-07-15 11:10:28 +08:00
2026-07-15 11:29:58 +08:00
2026-07-05 20:16:13 +08:00
2026-07-15 11:29:58 +08:00

2026年全国大学生集成电路创新创业大赛 - 龙芯中科杯

本仓库为 2026年全国大学生集成电路创新创业大赛(CICC) “龙芯中科”企业命题的参赛代码仓库。

团队信息

  • 队伍编号:CICC1008439
  • 队伍名称:碳基生物
  • 参赛赛道:龙芯中科企业命题

项目简介

本项目基于龙芯指令集架构(Loongson Architecture),针对特定应用场景(如数字信号处理/嵌入式系统优化)设计了一套高性能的系统级芯片(SoC)或核心外设子系统。旨在充分发挥龙芯架构的优势,通过自定义硬件加速器和高效的总线管理提升系统整体效能。

已完成功能模块

  • 外部中断控制器
  • FFT 硬件加速器
  • 8-channel mm2mm/mm2ep/ep2mm DMA 控制器
  • 4x4矩阵加速器
  • MLKEM算法加速器

目录结构

.
├── fpga/               # Vivado工程文件与Tcl自动化构建脚本
├── doc/                # 参赛技术文档、设计说明书及测试报告
├── rtl/                # 硬件源代码 (龙芯核、中断控制器、FFT、DMA等)
├── sdk/                # 嵌入式软件开发 (针对龙芯架构的C语言驱动与应用)
├── sim/                # 仿真验证环境 (Testbench与仿真脚本)
└── README.md           # 项目总体说明与快速上手指南

参考文献

[1] nelsoncsc. verilaxi[EB/OL]. https://github.com/nelsoncsc/verilaxi, 2026-05-05.

[2] alexforencich. verilog-axi[EB/OL]. https://github.com/alexforencich/verilog-axi, 2026-05-05.

Description
No description provided
Readme 193 MiB
Languages
Verilog 46.5%
C 27.8%
Assembly 20.5%
SystemVerilog 3.3%
Python 0.7%
Other 1.2%